Teknologjia e mikroçipit Core JTAG Udhëzuesi i përdoruesit për korrigjimin e përpunuesve

Hyrje

Core JTAG Debug v4.0 lehtëson lidhjen e Joint Test Action Group (JTAG) procesorë të përputhshëm me bërthamën e butë me JTAG TAP ose kunjat hyrëse/dalëse për qëllime të përgjithshme (GPIO) për korrigjimin e gabimeve. Ky bërthamë IP lehtëson korrigjimin e një maksimumi prej 16 procesorë me bërthamë të buta brenda një pajisjeje të vetme, dhe gjithashtu ofron mbështetje për korrigjimin e procesorëve në katër pajisje të veçanta mbi GPIO.

Veçoritë

CoreJTAGDebug ka karakteristikat kryesore të mëposhtme:

• Ofron aksesin e pëlhurës në JTAG ndërfaqja përmes JTAG TAP.
• Ofron aksesin e pëlhurës në JTAG ndërfaqja përmes kunjave GPIO.
• Konfiguron mbështetjen e kodit IR për JTAG tunelizimi.
• Mbështet lidhjen e shumë pajisjeve përmes JTAG TAP.
• Mbështet korrigjimin me shumë procesorë.
• Promovon orën e veçantë dhe sinjalet e rivendosjes në burimet e rrugëtimit me anim të ulët.
• Mbështet rivendosjen e objektivit aktiv-të ulët dhe aktiv-të lartë.
• Mbështet JTAG Ndërfaqja e monitorit të sigurisë (UJTAG_SEC) për pajisjet PolarFire.

Versioni bazë
Ky dokument vlen për CoreJTAGDebug v4.0

Familjet e mbështetura

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLOO
• IGLOOe/+

Përdorimi dhe performanca e pajisjes

Të dhënat e përdorimit dhe të performancës janë renditur në tabelën e mëposhtme për familjet e pajisjeve të mbështetura. Të dhënat e renditura në këtë tabelë janë vetëm indikative. Përdorimi i përgjithshëm i pajisjes dhe performanca e bërthamës varet nga sistemi.
Tabela 1. Përdorimi dhe performanca e pajisjes

Familja	Pllakat Sekuenciale	Kombinuese	Gjithsej	Shfrytëzimi Pajisja	% totale	Performanca (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLOO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Shënim: Të dhënat në këtë tabelë u arritën duke përdorur Verilog RTL me cilësime tipike të sintezës dhe paraqitjes në pjesë -1. Parametrat e nivelit të lartë ose gjenerikët u lanë në cilësimet e paracaktuara.

Përshkrimi funksional

CoreJTAGKorrigjimi përdor UJTAG makro e vështirë për të siguruar akses në JTAG ndërfaqe nga pëlhura FPGA. UJTAG makroja e fortë lehtëson lidhjen me daljen e kontrolluesit MSS ose ASIC TAP nga pëlhura. Vetëm një shembull i UJTAG makro lejohet në pëlhurë.
Figura 1-1. CoreJTAGDiagrami i bllokimit të korrigjimit

CoreJTAGDebug përmban një shembull të uj_jtag kontrolluesi i tunelit, i cili zbaton një JTAG kontrolluesi i tunelit për të lehtësuar JTAG tunelizimi midis një programuesi FlashPro dhe një procesori të synuar të bërthamës së butë. Procesori i butë është i lidhur përmes J të dedikuar FPGATAG kunjat e ndërfaqes. Skanimet IR nga JTAG ndërfaqja janë të paarritshme në strukturën FPGA. Prandaj, protokolli i tunelit kërkohet për të lehtësuar skanimet IR dhe DR në objektivin e korrigjimit, i cili mbështet standardin e industrisë JTAG ndërfaqe. Kontrolluesi i tunelit deshifron paketën e tunelit të transferuar si një skanim DR dhe gjeneron një skanim rezultant IR ose DR, bazuar në përmbajtjen e paketës së tunelit dhe përmbajtjen e regjistrit IR të siguruar përmes UIREG. Kontrolluesi i tunelit gjithashtu deshifron paketën e tunelit, kur përmbajtja e regjistrit IR përputhet me kodin e tij IR.

Figura 1-2. Protokolli i paketës së tunelit

Një parametër konfigurimi siguron konfigurimin e kodit IR të përdorur nga kontrolluesi i tunelit. Për të lehtësuar korrigjimin e shumë procesorëve me bërthamë të buta brenda një dizajni të vetëm, numri i kontrolluesve të tunelit të instancuar mund të konfigurohet nga 1-16, duke siguruar një JTAG ndërfaqe në përputhje me çdo procesor të synuar. Këta përpunues të synuar janë secili i adresueshëm përmes një kodi unik IR të vendosur në kohën e instancimit.

Një tampon CLKINT ose BFR instantohet në linjën TGT_TCK të çdo ndërfaqe të korrigjimit të procesorit të synuar.

Linja URSTB nga UJTAG makro (TRSTB) promovohet në një burim global brenda CoreJTAGKorrigjimi. Një inverter opsional vendoset në linjën TGT_TRST brenda CoreJTAGKorrigjimi për lidhje me një objektiv korrigjimi, i cili më pas pritet të lidhet me një burim të rivendosjes aktive në nivel të lartë. Konfigurohet kur supozohet se sinjali hyrës TRSTB nga JTAG TAP është aktiv i ulët. Nëse ky konfigurim kërkon një ose më shumë objektiva korrigjimi, do të konsumohet një burim tjetër i rrugëzimit global.

Linja URSTB nga UJTAG makro (TRSTB) promovohet në një burim global brenda CoreJTAGKorrigjimi. Një inverter opsional vendoset në linjën TGT_TRST brenda CoreJTAGKorrigjimi për lidhje me një objektiv korrigjimi, i cili më pas pritet të lidhet me një burim të rivendosjes aktive në nivel të lartë. Konfigurohet kur supozohet se sinjali hyrës TRSTB nga JTAG TAP është aktiv i ulët. TGT_TRSTN është prodhimi i ulët aktiv i parazgjedhur për objektivin e korrigjimit. Nëse ky konfigurim kërkon një ose më shumë objektiva korrigjimi, do të konsumohet një burim tjetër i rrugëzimit global.

Figura 1-3. CoreJTAGKorrigjimi i të dhënave serike dhe orarit

Zinxhirimi i pajisjes

Referojuni Udhëzuesve të Përdoruesit të Programimit FPGA për bordin ose familjen specifike të zhvillimit. Çdo bord zhvillimi mund të funksionojë në vëllime të ndryshmetages, dhe ju mund të zgjidhni të verifikoni nëse është e mundur me platformat e tyre të zhvillimit. Gjithashtu, nëse jeni duke përdorur borde të shumta zhvillimi, sigurohuni që ata të ndajnë një bazë të përbashkët.

Përmes FlashPro Header
Për të mbështetur lidhjen me zinxhir të pajisjeve të shumta në pëlhurë duke përdorur kokën e FlashPro, shembuj të shumtë të uj_jtag janë të nevojshme. Ky version i bërthamës siguron akses në maksimum 16 bërthama pa pasur nevojë për instantimin manual të uj_jtag. Çdo bërthamë ka një kod unik IR (nga 0x55 në 0x64) që do të sigurojë akses në bërthamën specifike që përputhet me kodin ID.

Figura 1-4. Procesorë të shumëfishtë në një pajisje të vetme Një pajisje e vetme

Për të përdorur CoreJTAGKorrigjimi në disa pajisje, njëra prej pajisjeve duhet të bëhet master. Kjo pajisje përmban CoreJTAGKorrigjimi i bërthamës. Më pas, çdo procesor lidhet si më poshtë:
Figura 1-5. Procesorë të shumëfishtë në dy pajisje

Për të korrigjuar një bërthamë në një tabelë tjetër, JTAG sinjale nga CoreJTAGDebug janë promovuar në kunjat e nivelit të lartë në SmartDesign. Këto më pas lidhen me JTAG sinjalizon direkt në procesor.
Shënim: Një CoreJTAGKorrigjimi, në modelin e dytë të tabelës, është opsional Vini re se UJ_JTAG makro dhe koka e FlashPro janë të papërdorura në modelin e dytë të tabelës.

Për të zgjedhur një procesor për korrigjimin e gabimeve në SoftConsole, klikoni konfigurimet e korrigjimit dhe më pas klikoni në skedën Debugger.

Komanda, e paraqitur në imazhin e mëposhtëm, është ekzekutuar.

Figura 1-6. Konfigurimi i korrigjuesit UJ_JTAG_IRKODI

UJ_JTAG_IRCODE mund të ndryshohet në varësi të procesorit që po korrigjoni. Për shembullample: për të korrigjuar një procesor në pajisjen 0, UJ_JTAG_IRCODE mund të vendoset në 0x55 ose 0x56.

Përmes GPIO
Për të korrigjuar gabimet mbi GPIO, parametri UJTAG _BYPASS është zgjedhur. Një dhe katër bërthama mund të korrigjohen mbi kokat ose kunjat e GPIO. Për të ekzekutuar një sesion korrigjimi duke përdorur GPIO nga SoftConsole v5.3 ose më i ri, konfigurimi i korrigjimit duhet të konfigurohet si më poshtë:
Figura 1-7. Konfigurimi i korrigjuesit GPIO

Shënim: Nëse jeni duke korrigjuar gabimet përmes GPIO, nuk mund të korrigjoni njëkohësisht procesorin përmes kokës FlashPro ose Embedded FlashPro5, në bordet e zhvillimit. Për shembullample: FlashPro Header ose Embedded FlashPro5 janë të disponueshme për të lehtësuar korrigjimin duke përdorur Identify ose SmartDebug.
Figura 1-8. Korrigjimi mbi kunjat GPIO

Zinxhirimi i pajisjes nëpërmjet kunjave GPIO
Për të mbështetur zinxhirin e pajisjeve të shumta përmes GPIO, UJTAGParametri _BYPASS duhet të zgjidhet. Pastaj sinjalet TCK, TMS dhe TRSTb mund të promovohen në portet e nivelit të lartë. Të gjithë procesorët e synuar kanë TCK, TMS dhe TRSTb. Këto nuk janë paraqitur më poshtë.
Figura 1-9. Zinxhirimi i pajisjes përmes kunjave GPIO

Në një JTAG zinxhir, TDO e një procesori lidhet me TDI të një procesori tjetër dhe vazhdon derisa të gjithë procesorët të lidhen me zinxhir, në këtë mënyrë. TDI i procesorit të parë dhe TDO i procesorit të fundit lidhet me JTAG programues që lidh të gjithë procesorët. JTAG sinjalet nga procesorët drejtohen në CoreJTAGDebug, ku ato mund të lidhen me zinxhirë. Nëse lidhja me zinxhir nëpër pajisje të shumta përfundon, pajisja me CoreJTAGKorrigjimi bëhet pajisja kryesore.

Në një skenar të korrigjimit të gabimeve GPIO, ku një kod IR nuk është i alokuar për secilin procesor, përdoret një skript i modifikuar OpenOCD për të zgjedhur se cila pajisje po korrigjohet. Një skript OpenOCD modifikohet për të zgjedhur se cila pajisje është korrigjuar. Për një dizajn Mi-V, file gjendet në vendndodhjen e instalimit të SoftConsole, nën openocd/scripts/board/ microsemi-riscv.cfg. Për procesorët e tjerë, files gjenden në të njëjtin vend openocd.
Shënim:  Opsionet e konfigurimit të korrigjimit gjithashtu duhet të përditësohen, nëse file është riemërtuar

Figura 1-10. Konfigurimi i korrigjimit

Hapni emrin e përdoruesit-riscv-gpio-chain.cfg, më poshtë është një shembullampnga ajo që duhet parë:

Figura 1-11. Konfigurimi MIV File

Cilësimet e mëposhtme funksionojnë për korrigjimin e një pajisjeje të vetme mbi GPIO. Për korrigjimin e një zinxhiri, duhet të shtohen komanda shtesë, në mënyrë që pajisjet që nuk janë debuguar të vendosen në modalitetin e anashkalimit.

Për dy procesorë në një zinxhir, sampkomanda le ekzekutohet:

Kjo lejon korrigjimin e procesorit të bërthamës së butë Target 1 duke e vendosur Target softcore Processor 0 në modalitetin e anashkalimit. Për të korrigjuar gabimet e procesorit softcore të synuar 0, përdoret komanda e mëposhtme:

Shënim:  Dallimi i vetëm midis këtyre dy konfigurimeve është se burimi, i cili po thërret konfigurimin Microsemi RISCV file (microsemi-riscv.cfg) ose vjen e para, kur korrigjohet procesori i bërthamës së butë të synuar 0, ose së dyti, kur korrigjohet procesori i bërthamës së butë të synuar 1. Për më shumë se dy pajisje në zinxhir, j shtesëtag është shtuar newtaps. Për shembullample, nëse ka tre procesorë në një zinxhir, atëherë përdoret komanda e mëposhtme:

Figura 1-12. p.shampSistemi i korrigjimit

Ndërfaqja

Seksionet e mëposhtme diskutojnë informacionin e ndërfaqes.

Parametrat e konfigurimit

Opsionet e konfigurimit për CoreJTAGDebug janë përshkruar në tabelën e mëposhtme. Nëse kërkohet një konfigurim i ndryshëm nga ai i paracaktuar, përdorni kutinë e dialogut Konfigurimi në SmartDesign për të zgjedhur vlerat e duhura për opsionet e konfigurueshme.
Tabela 2-1. CoreJTAGOpsionet e konfigurimit të korrigjimit

Emri	Gama e vlefshme	E paracaktuar	Përshkrimi
NUM_DEBUG_TGTS	1-16	1	Numri i objektivave të disponueshëm të korrigjimit përmes FlashPro (UJTAG_DEBUG = 0) është 1-16. Numri i objektivave të disponueshme të korrigjimit përmes GPIO (UJTAG_DEBUG = 1) është 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG Kodi IR, një për objektivin e korrigjimit. Vlera e specifikuar duhet të jetë unike për këtë objektiv të korrigjimit. Kontrolluesi i tunelit i lidhur me këtë ndërfaqe të synuar të korrigjimit drejton vetëm TDO dhe drejton ndërfaqen e korrigjimit të synuar, kur përmbajtja e regjistrit IR përputhet me këtë kod IR.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: Dalja TGT_TRSTN_x është e lidhur me një formë globale të daljes URSTB aktive-të ulët të UJTAG makro.1: Dalja TGT_TRST është e lidhur nga brenda me një formë të përmbysur globale të daljes URSTB aktive-të ulët të UJTAG makro. Një burim shtesë global i rrugëzimit konsumohet nëse ky parametër është vendosur në 1 për çdo objektiv të korrigjimit.
UJTAG_BYPASS	0-1	0	0: Korrigjimi i gabimeve në GPIO është i çaktivizuar, korrigjimi është i disponueshëm përmes kokës FlashPro ose Embedded FlashPro5.1: Korrigjimi i gabimeve GPIO është i aktivizuar, Korrigjimi është i disponueshëm përmes një pin GPIO të zgjedhur nga përdoruesi në tabelë.Shënim:  Kur korrigjimi kryhet përmes GPIO, komanda e mëposhtme e korrigjimit ekzekutohet në opsionet e korrigjimit të SoftConsole: "—komanda "vendos FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: UJTAG makro zgjidhet nëse UJTAG_BYPASS = 0. 1: UJTAG_Makro _SEC zgjidhet nëse UJTAG_BYPASS= 0.Shënim:  Ky parametër vlen vetëm për PolarFire. Kjo është, FAMILJA = 26.

Përshkrimet e sinjalit
Tabela e mëposhtme liston përshkrimet e sinjalit për CoreJTAGKorrigjimi.
Tabela 2-2. CoreJTAGKorrigjimi i sinjaleve hyrëse/dalëse

Emri	Gama e vlefshme	E paracaktuar	Përshkrimi
NUM_DEBUG_TGTS	1-16	1	Numri i objektivave të disponueshëm të korrigjimit përmes FlashPro (UJTAG_DEBUG = 0) është 1-16. Numri i objektivave të disponueshme të korrigjimit përmes GPIO (UJTAG_DEBUG = 1) është 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG Kodi IR, një për objektivin e korrigjimit. Vlera e specifikuar duhet të jetë unike për këtë objektiv të korrigjimit. Kontrolluesi i tunelit i lidhur me këtë ndërfaqe të synuar të korrigjimit drejton vetëm TDO dhe drejton ndërfaqen e korrigjimit të synuar, kur përmbajtja e regjistrit IR përputhet me këtë kod IR.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: Dalja TGT_TRSTN_x është e lidhur me një formë globale të daljes URSTB aktive-të ulët të UJTAG makro.1: Dalja TGT_TRST është e lidhur nga brenda me një formë të përmbysur globale të daljes URSTB aktive-të ulët të UJTAG makro. Një burim shtesë global i rrugëzimit konsumohet nëse ky parametër është vendosur në 1 për çdo objektiv të korrigjimit.
UJTAG_BYPASS	0-1	0	0: Korrigjimi i gabimeve në GPIO është i çaktivizuar, korrigjimi është i disponueshëm përmes kokës FlashPro ose Embedded FlashPro5.1: Korrigjimi i gabimeve GPIO është i aktivizuar, Korrigjimi është i disponueshëm përmes një pin GPIO të zgjedhur nga përdoruesi në tabelë.Shënim:  Kur korrigjimi kryhet përmes GPIO, komanda e mëposhtme e korrigjimit ekzekutohet në opsionet e korrigjimit të SoftConsole: "—komanda "vendos FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: UJTAG makro zgjidhet nëse UJTAG_BYPASS = 0. 1: UJTAG_Makro _SEC zgjidhet nëse UJTAG_BYPASS= 0.Shënim:  Ky parametër vlen vetëm për PolarFire. Kjo është, FAMILJA = 26.

Shënime:

• Të gjitha sinjalet në JTAG Lista e porteve TAP e mësipërme duhet të promovohet në portet e nivelit të lartë në SmartDesign.
• Portet SEC janë të disponueshme vetëm kur UJTAG_SEC_EN është aktivizuar përmes CoreJTAGGUI-ja e konfigurimit të korrigjimit.
• Kini kujdes të veçantë kur lidhni hyrjen EN_SEC. Nëse EN_SEC promovohet në një port të nivelit të lartë (pin e hyrjes së pajisjes), duhet të përdorni Konfiguro gjendjet e hyrjes/daljes gjatë JTAG Seksioni i programimit të Projektimit të Programit në rrjedhën Libero dhe sigurohuni që gjendja I/0 (Vetëm Output) për portën EN_SEC të jetë vendosur në 1.

Regjistro hartën dhe përshkrimet

Nuk ka regjistra për CoreJTAGKorrigjimi.

Rrjedha e veglave

Seksionet e mëposhtme diskutojnë informacionin lidhur me rrjedhën e mjeteve.

Licenca

Nuk kërkohet licencë për të përdorur këtë Bërthamë IP me Libero SoC.

RTL
Kodi i plotë RTL ofrohet për bërthamën dhe grupet e testimit, duke lejuar që bërthama të instantohet me SmartDesign. Simulimi, sinteza dhe faqosja mund të kryhen brenda Libero SoC.

SmartDesign
Një ishample instancuar view i CoreJTAGKorrigjimi është paraqitur në figurën e mëposhtme. Për më shumë informacion mbi përdorimin e SmartDesign për të instancuar dhe gjeneruar bërthama, referojuni Udhëzuesit të Përdoruesit të Përdorimit të DirectCore në Libero® SoC.
Figura 4-1. SmartDesign CoreJTAGShembulli i korrigjimit View duke përdorur JTAG Kreu

Figura 4-2. SmartDesign CoreJTAGDebug instance duke përdorur GPIO Pins

Konfigurimi i CoreJTAGKorrigjimi në SmartDesign

Bërthama është konfiguruar duke përdorur GUI-në e konfigurimit në SmartDesign. Një ishampLe e GUI është paraqitur në figurën e mëposhtme.
Figura 4-3. Konfigurimi i CoreJTAGKorrigjimi në SmartDesign

Për PolarFire, UJTAG_SEC zgjedh UJTAG_SEC makro në vend të UJTAG makro kur UJTAG_BYPASS është i çaktivizuar. Është injoruar për të gjitha familjet e tjera.
Numri i objektivave të korrigjimit është i konfigurueshëm deri në 16 objektiva korrigjimi, me UJTAG_BYPASS i çaktivizuar dhe deri në 4 objektiva korrigjimi, me UJTAG_BYPASS i aktivizuar.
UJTAG_BYPASS zgjedh korrigjimin përmes UJTAG dhe kokën e FlashPro, dhe korrigjimin e gabimeve përmes kunjave GPIO.
Kodi # IR i synuar është JTAG Kodi IR i dhënë objektivit të korrigjimit. Kjo duhet të jetë një vlerë unike brenda intervalit të specifikuar në Tabela 2-1.

Rrjedhat e simulimit

Një grup testimi i përdoruesit ofrohet me CoreJTAGKorrigjimi. Për të ekzekutuar simulimet:

1. Zgjidhni rrjedhën e testit të përdoruesit brenda SmartDesign.
2. Klikoni Save and Generate në panelin Generate. Zgjidhni panelin e testimit të përdoruesit nga GUI i konfigurimit thelbësor.

Kur SmartDesign gjeneron projektin Libero, ai instalon panelin e testimit të përdoruesit files. Për të ekzekutuar panelin e testimit të përdoruesit:

1. Vendosni rrënjën e dizajnit në CoreJTAGInstantacioni i korrigjimit në panelin e hierarkisë së dizajnit Libero.
2. Kliko Verifiko dizajnin e para-sintetizuar > Simulo në dritaren Libero Design Flow. Kjo nis ModelSim dhe ekzekuton automatikisht simulimin.

Sintezë në Libero

Për të ekzekutuar Sintezën:

1. Klikoni ikonën Synthesize në dritaren Libero SoC Design Flow për të sintetizuar bërthamën. Përndryshe, kliko me të djathtën në opsionin "Sintetizoj" në dritaren "Rrjedha e dizajnit" dhe zgjidhni "Hap Interaktive". Dritarja e Sintezës shfaq projektin Synplify®.
2. Klikoni ikonën Run.
   Shënim: Për RTG4, ekziston një paralajmërim i zbutur për një ngjarje kalimtare (SET), i cili mund të injorohet pasi kjo IP përdoret vetëm për qëllime zhvillimi dhe nuk do të përdoret në një mjedis rrezatimi.

Vendi-dhe-Rruga në Libero

Pasi të përfundojë Sinteza, klikoni ikonën Vendi dhe Rruga në Libero SoC për të filluar procesin e vendosjes.

Programimi i pajisjes

Nëse përdoret veçoria UJAG_SEC dhe EN_SEC promovohet në një portë të nivelit të lartë (pin e hyrjes së pajisjes), duhet të përdorni Konfiguro gjendjet e hyrjes/daljes gjatë JTAG Seksioni i programimit të Projektimit të Programit në rrjedhën Libero dhe sigurohuni që gjendja I/0 (Vetëm Output) për portën EN_SEC të jetë vendosur në 1.

Ky konfigurim është i nevojshëm për të ruajtur aksesin në JTAG porta për riprogramimin e pajisjes, sepse vlera e përcaktuar e Regjistrit të Skanimit Kufitar (BSR) tejkalon çdo nivel logjik të jashtëm në EN_SEC gjatë riprogramimit.

Integrimi i Sistemit

Seksionet e mëposhtme diskutojnë informacionin e lidhur me integrimin e sistemit.

Dizajni i nivelit të sistemit për IGLOO2/RTG4

Figura e mëposhtme tregon kërkesat e projektimit për të kryer JTAG korrigjimi i një procesori softcore, i vendosur në pëlhurë nga SoftConsole në JTAG ndërfaqe për pajisjet IGLOO2 dhe RTG4.
Figura 5-1. RTG4/IGLOO2 JTAG Dizajni i korrigjimit

Dizajni i nivelit të sistemit për SmartFusion2

Figura e mëposhtme tregon kërkesat e projektimit për të kryer JTAG korrigjimi i një procesori softcore, i vendosur në pëlhurë nga SoftConsole në JTAG ndërfaqe për pajisjet SmartFusion2.
Figura 5-2. SmartFusion2 JTAG Dizajni i korrigjimit

UJTAG_SEC

Për familjen e pajisjeve PolarFire, ky version i lejon përdoruesit të zgjedhë midis UJTAG dhe UJTAG_SEC, UJTAGParametri _SEC_EN në GUI do të përdoret për të zgjedhur se cili është i dëshiruar.

Figura e mëposhtme tregon një diagram të thjeshtë që paraqet ndërfaqet fizike të UJTAG/UJTAG_SEC në PolarFire.

Figura 5-3. PolarFire UJTAG_Makro SEC

Kufizimet e projektimit

Dizajni me CoreJTAGKorrigjimi kërkon që aplikacioni të ndjekë kufizimet, në rrjedhën e projektimit, për të lejuar përdorimin e analizës së kohës në domenin e orës TCK.

Për të shtuar kufizimet:

1. Nëse përdoret rrjedha e kufizimeve të zgjeruara në Libero v11.7 ose më e lartë, klikoni dy herë Kufizimet > Menaxho kufizimet në dritaren DesignFlow dhe klikoni në skedën Koha.
2. Në skedën Koha e dritares së Menaxherit të Kufizimeve, klikoni E re për të krijuar një SDC të re file, dhe emërtoni file. Kufizimet e projektimit përfshijnë kufizimet e burimit të orës që mund të futen në këtë SDC bosh file.
3. Nëse përdoret kufizimi klasik në Libero v11.7 ose më i lartë, kliko me të djathtën Krijo Kufizime > Kufizim Koha, në dritaren e Rrjedhës së Dizajnimit dhe më pas kliko Krijo Kufizim të Ri. Krijon një SDC të re file. Kufizimet e projektimit përfshijnë kufizimet e burimit të orës, të cilat futen në këtë SDC bosh file.
4. Llogaritni periudhën TCK dhe gjysmën e periudhës. TCK vendoset në 6 MHz kur korrigjimi kryhet me FlashPro dhe vendoset në një frekuencë maksimale prej 30 MHz kur korrigjimi mbështetet nga FlashPro5. Pasi të keni përfunduar këtë hap, futni kufizimet e mëposhtme në SDC file:
   krijimi_orës -emri { TCK } \
   • periudha TCK_PERIOD \
   • forma vale { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Për shembullampLe, kufizimet e mëposhtme zbatohen për një dizajn që përdor një frekuencë TCK prej 6 MHz.
     krijimi_orës -emri { TCK } \
   • periudha 166.67 \
   • forma vale { 0 83.33 } \ [ get_ports { TCK } ]
5. Lidhni të gjitha kufizimet files me Sintezën, Vend-dhe-Rrugën dhe Verifikimin e Kohës stages në Menaxheri i kufizimeve > Skeda e kohës. Kjo plotësohet duke zgjedhur kutitë përkatëse të kontrollit për SDC files në të cilat janë futur kufizimet

Historia e rishikimit

Emri i portit	Gjerësia	Drejtimi	Përshkrimi
JTAG Portet TAP
TDI	1	Input	Të dhënat e testit në. Futja e të dhënave serike nga TAP.
TCK	1	Input	Ora e testimit. Burimi i orës për të gjithë elementët vijues brenda CoreJTAGKorrigjimi.
TMS	1	Input	Zgjidhni modalitetin e testimit.
TDO	1	Prodhimi	Testoni të dhënat. Dalja e të dhënave serike në TAP.
TRSTB	1	Input	Rivendosja e testit. Hyrja aktive e rivendosjes së ulët nga TAP.
JTAG Portat e synuara X
TGT_TDO_x	1	Input	Testoni të dhënat nga objektivi i korrigjimit x në TAP. Lidhu me portin e synuar TDO.
TGT_TCK_x	1	Prodhimi	Testoni daljen e orës për të korrigjuar objektivin x. TCK është promovuar në një rrjet global, me anim të ulët brenda CoreJTAGKorrigjimi.
TGT_TRST_x	1	Prodhimi	Rivendosja aktive e testit të lartë. Përdoret vetëm kur TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Prodhimi	Rivendosja e testit aktiv-të ulët. Përdoret vetëm kur TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Prodhimi	Mënyra e testimit Zgjidhni daljen për të korrigjuar objektivin x.
TGT_TDI_x	1	Prodhimi	Të dhënat e testit në. Futja e të dhënave serike nga objektivi i korrigjimit x.
UJTAG_BYPASS_TCK_x	1	Input	Testoni hyrjen e orës për të korrigjuar objektivin x nga pini GPIO.
UJTAG_BYPASS_TMS_x	1	Input	Mënyra e testimit Zgjidhni për të korrigjuar objektivin x nga pini GPIO.
UJTAG_BYPASS_TDI_x	1	Input	Testoni të dhënat, të dhënat serike për të korrigjuar objektivin x nga pini GPIO.
UJTAG_BYPASS_TRSTB_x	1	Input	Rivendosja e testit. Rivendos të dhënat për të korrigjuar objektivin x nga pini GPIO.
UJTAG_BYPASS_TDO_x	1	Prodhimi	Dalja e të dhënave të testit, të dhënat serike nga objektivi i korrigjimit x nga pini GPIO.
Portet SEC
EN_SEC	1	Input	Aktivizon Sigurinë. Mundëson dizajnin e përdoruesit të anashkalojë hyrjen e jashtme TDI dhe TRSTB në TAP.Kujdes: Kini kujdes të veçantë kur lidhni këtë port. Shikoni shënimin më poshtë dhe Programimin e pajisjes për më shumë detaje.
TDI_SEC	1	Input	Mbështetja e sigurisë TDI. Anulon hyrjen e jashtme TDI në TAP kur EN_SEC është LARTË.
TRSTB_SEC	1	Input	Mbështetja e sigurisë TRSTB. Anulon hyrjen e jashtme TRSTB në TAP kur SEC_EN është LARTË.
UTRSTB	1	Prodhimi	Testoni monitorin e rivendosjes
UTMS	1	Prodhimi	Mënyra e testimit Zgjidhni Monitor

Mikroçipi Webfaqe

Microchip ofron mbështetje në internet nëpërmjet tonë webfaqe në www.microchip.com/. Kjo webfaqe përdoret për të bërë files dhe informacione lehtësisht të disponueshme për klientët. Disa nga përmbajtjet e disponueshme përfshijnë:

• Mbështetja e produktit – Fletët e të dhënave dhe gabimet, shënimet e aplikimit dhe sampprogramet, burimet e dizajnit, udhëzuesit e përdoruesit dhe dokumentet mbështetëse të harduerit, versionet më të fundit të softuerit dhe softueri i arkivuar
• Mbështetja e Përgjithshme Teknike – Pyetjet e bëra më shpesh (FAQ), kërkesat për mbështetje teknike, grupet e diskutimit në internet, listimi i anëtarëve të programit të partnerit të projektimit të mikroçipit
• Biznesi i mikroçipit – Udhëzues për përzgjedhësin e produktit dhe porositje, njoftimet më të fundit për shtyp të Microchip, listë seminaresh dhe ngjarjesh, listime të zyrave të shitjes së Microchip, shpërndarësve dhe përfaqësuesve të fabrikës

Shërbimi i njoftimit për ndryshimin e produktit

Shërbimi i njoftimit për ndryshimin e produktit të Microchip ndihmon për t'i mbajtur klientët aktualë në produktet Microchip. Abonentët do të marrin njoftim me email sa herë që ka ndryshime, përditësime, rishikime ose gabime në lidhje me një familje të caktuar produkti ose mjet zhvillimi me interes.

Për t'u regjistruar, shkoni te www.microchip.com/pcn dhe ndiqni udhëzimet e regjistrimit Mbështetja e Klientit  Përdoruesit e produkteve Microchip mund të marrin ndihmë përmes disa kanaleve:

• Distributor ose Përfaqësues
• Zyra Lokale e Shitjeve
• Mbështetja Teknike e Inxhinierit të Zgjidhjeve të Embedded (ESE) Klientët duhet të kontaktojnë shpërndarësin, përfaqësuesin ose ESE-në e tyre për mbështetje. Zyrat lokale të shitjeve janë gjithashtu në dispozicion për të ndihmuar klientët. Një listë e zyrave të shitjeve dhe vendndodhjeve është përfshirë në këtë dokument.

Mbështetja teknike është në dispozicion përmes webfaqe në: www.microchip.com/support

Veçori e mbrojtjes së kodit të pajisjeve me mikroçip

Vini re detajet e mëposhtme të veçorisë së mbrojtjes së kodit në pajisjet Microchip:

• Produktet me mikroçip plotësojnë specifikimet e përfshira në fletën e tyre të të dhënave të mikroçipit.
• Microchip beson se familja e tij e produkteve është e sigurt kur përdoret në mënyrën e synuar dhe në kushte normale.
• Ka metoda të pandershme dhe ndoshta të paligjshme që përdoren në përpjekjet për të shkelur veçoritë e mbrojtjes së kodit të pajisjeve Microchip. Ne besojmë se këto metoda kërkojnë përdorimin e produkteve të Microchip në një mënyrë jashtë specifikimeve të funksionimit të përfshira në Fletët e të Dhënave të Microchip. Përpjekjet për të shkelur këto veçori të mbrojtjes së kodit, ka shumë të ngjarë, nuk mund të realizohen pa shkelur të drejtat e pronësisë intelektuale të Microchip.
• Microchip është i gatshëm të punojë me çdo klient që është i shqetësuar për integritetin e kodit të tij.
• As Microchip dhe as ndonjë prodhues tjetër gjysmëpërçues nuk mund të garantojë sigurinë e kodit të tij. Mbrojtja e kodit nuk do të thotë që ne po garantojmë se produkti është "i pathyeshëm". Mbrojtja e kodit po zhvillohet vazhdimisht. Ne në Microchip jemi të përkushtuar të përmirësojmë vazhdimisht veçoritë e mbrojtjes së kodit të produkteve tona. Përpjekjet për të thyer funksionin e mbrojtjes së kodit të Microchip mund të jenë shkelje e Aktit të të Drejtave të Autorit të Mijëvjeçarit Dixhital. Nëse akte të tilla lejojnë qasje të paautorizuar në softuerin tuaj ose në punë të tjera të mbrojtura me të drejtë autori, ju mund të keni të drejtë të padisëni për lehtësim sipas atij Akt.

Njoftim Ligjor

Informacioni i përmbajtur në këtë publikim ofrohet me qëllimin e vetëm të dizajnimit dhe përdorimit të produkteve Microchip. Informacioni në lidhje me aplikacionet e pajisjes dhe të ngjashme jepet vetëm për lehtësinë tuaj dhe mund të zëvendësohet nga përditësimet. Është përgjegjësia juaj të siguroheni që aplikacioni juaj të plotësojë specifikimet tuaja.
KY INFORMACION SIGUROHET NGA MIKROCHIP "AS IS". MIKROCHIP NUK BËN PËRFAQËSIM
OSE GARANCI TË ÇDO LLOJI, TË SHPREHUR APO TË nënkuptuara, ME SHKRIM APO GOJË, STATUTOR
OSE PER Ndryshe, LIDHUR ME INFORMACIONIN QE PERFSHIRE POR JO KUFIZUAR NE ASNJE TE INPUTUR
GARANCI PËR MOS SHKELJE, AFTËSI TREGTARE DHE PËRSHTATJE PËR NJË QËLLIM TË VEÇANTË OSE GARANCI LIDHUR ME GJENDJEN, CILËSINË APO PERFORMANCËN E SAJ. NË ASNJË RAST MIKROÇIPI DO TË JETË PËRGJEGJËS PËR ASNJË HUMBJE, DËM, KOST OSE PAJISJE TË INDIREKTE, TË VEÇANTA, NËNDËKUESE, INCIDENTALE OSE PAJISJELE, TË ÇFARË TË LLOJI TË LIDHUR ME INFORMACIONIN E INFORMACIONIT, TË SHPËRNDARËS, IP ËSHTË KËSHILLUAR PËR MUNDËSI OSE DËMET JANË TË PARASHIKUESHME. Në masën më të plotë të lejuar me ligj, përgjegjësia totale e Microchip për të gjitha pretendimet në çfarëdo mënyre që lidhet me informacionin ose përdorimin e tij nuk do të tejkalojë shumën e tarifave, nëse ka, që keni paguar direkt në mikrochip për informacionin. Përdorimi i pajisjeve me mikroçip në aplikacionet e mbështetjes së jetës dhe/ose të sigurisë është tërësisht në rrezik të blerësit dhe blerësi pranon të mbrojë, dëmshpërblejë dhe mbajë mikroçipin e padëmshëm nga çdo dhe të gjitha dëmet, pretendimet, paditë ose shpenzimet që rrjedhin nga një përdorim i tillë. Asnjë licencë nuk transmetohet, në mënyrë të nënkuptuar ose ndryshe, sipas asnjë të drejte të pronësisë intelektuale të Microchip, përveç nëse përcaktohet ndryshe.

AMERIKA	AZI/PACIFIK	AZI/PACIFIK	EVROPA
Zyra e Korporatës2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200Fax: 480-792-7277Mbështetje Teknike: www.microchip.com/support Web Adresa: www.microchip.com AtlantaDuluth, GATel: 678-957-9614Fax: 678-957-1455Austin, TeksasTel: 512-257-3370Boston Westborough, MA Tel: 774-760-0087Fax: 774-760-0088ÇikagoItasca, ILTel: 630-285-0071Fax: 630-285-0075DallasAddison, TXTel: 972-818-7423Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Hjuston, TeksasTel: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380Los Anxhelos Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Raleigh, NCTel: 919-844-7510Nju Jork, NYTel: 631-435-6000San Jose, CATel: 408-735-9110 Tel: 408-436-4270Kanada – TorontoTel: 905-695-1980Fax: 905-695-2078	Australi – SidnejTel: 61-2-9868-6733Kinë – PekinTel: 86-10-8569-7000Kinë – ChengduTel: 86-28-8665-5511Kinë - ChongqingTel: 86-23-8980-9588Kinë – DongguanTel: 86-769-8702-9880Kinë – GuangzhouTel: 86-20-8755-8029Kinë – HangzhouTel: 86-571-8792-8115Kinë – Hong Kong SARTel: 852-2943-5100Kinë – NanjingTel: 86-25-8473-2460Kinë – QingdaoTel: 86-532-8502-7355Kinë – ShanghaiTel: 86-21-3326-8000Kinë – ShenyangTel: 86-24-2334-2829Kinë – ShenzhenTel: 86-755-8864-2200Kinë – SuzhouTel: 86-186-6233-1526Kinë – WuhanTel: 86-27-5980-5300Kinë – XianTel: 86-29-8833-7252Kinë – XiamenTel: 86-592-2388138Kinë – ZhuhaiTel: 86-756-3210040	Indi - BangaloreTel: 91-80-3090-4444Indi – Nju DelhiTel: 91-11-4160-8631India - PuneTel: 91-20-4121-0141Japoni – OsakaTel: 81-6-6152-7160Japoni - TokioTel: 81-3-6880- 3770Korea – DaeguTel: 82-53-744-4301Kore - SeulTel: 82-2-554-7200Malajzi – Kuala LumpurTel: 60-3-7651-7906Malajzi – PenangTel: 60-4-227-8870Filipine – ManilaTel: 63-2-634-9065SingaporTel: 65-6334-8870Tajvan – Hsin ChuTel: 886-3-577-8366Tajvan – KaohsiungTel: 886-7-213-7830Tajvani – TaipeiTel: 886-2-2508-8600Tajlandë - BangkokTel: 66-2-694-1351Vietnam – Ho Chi MinhTel: 84-28-5448-2100	Austri – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Danimarkë – KopenhagëTel: 45-4485-5910Fax: 45-4485-2829Finlanda – EspooTel: 358-9-4520-820Francë – ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Gjermani – GarchingTel: 49-8931-9700Gjermani – HaanTel: 49-2129-3766400Gjermani – HeilbronnTel: 49-7131-72400Gjermani – KarlsruheTel: 49-721-625370Gjermani – MynihTel: 49-89-627-144-0Fax: 49-89-627-144-44Gjermani – RosenheimTel: 49-8031-354-560Izrael – Ra'ananaTel: 972-9-744-7705Itali – MilanoTel: 39-0331-742611Fax: 39-0331-466781Itali – PadovaTel: 39-049-7625286Holandë – DrunenTel: 31-416-690399Fax: 31-416-690340Norvegji – TrondheimTel: 47-72884388Poloni – VarshavëTel: 48-22-3325737Rumani – BukureshtTel: 40-21-407-87-50Spanjë - MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Suedi – GothenbergTel: 46-31-704-60-40Suedi – StokholmTel: 46-8-5090-4654MB - WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Dokumentet / Burimet

Teknologjia e mikroçipit CoreJTAGPërpunuesit e korrigjimit [pdfUdhëzuesi i përdoruesit CoreJTAGPërpunuesit e korrigjimit, CoreJTAGDebug, Përpunues

Referencat

• Manuali i Përdoruesit